Cita APA

González Rojas, J. D. (2010). Verificación lógica de los modelos sintetizados para circuitos integrados. Cartago, Costa Rica: J. González R..

Citación estilo Chicago

González Rojas, José Daniel. Verificación Lógica De Los Modelos Sintetizados Para Circuitos Integrados. Cartago, Costa Rica: J. González R., 2010.

Cita MLA

González Rojas, José Daniel. Verificación Lógica De Los Modelos Sintetizados Para Circuitos Integrados. Cartago, Costa Rica: J. González R., 2010.

Precaución: Estas citas no son 100% exactas.