Rojas-Chacón, D. (2018). Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 321. Cartago, Costa Rica: D. Rojas Ch..
Citación estilo ChicagoRojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 321. Cartago, Costa Rica: D. Rojas Ch., 2018.
Cita MLARojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 321. Cartago, Costa Rica: D. Rojas Ch., 2018.
Precaución: Estas citas no son 100% exactas.