Arias Muñoz, J., & Hídalgo Herrera, H. (2005). Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys. [San José, Costa Rica].
Chicago Style CitationArias Muñoz, Johan, and Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.
MLA CitationArias Muñoz, Johan, and Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.
Warning: These citations may not always be 100% accurate.