|
|
|
|
| LEADER |
01136cam a2000229a 44500 |
| 001 |
634121 |
| 040 |
|
|
|a Sistema de Bibliotecas USAC
|
| 041 |
|
|
|a spa
|
| 094 |
|
|
|a 08
|b T(588)EO
|
| 099 |
|
|
|a 08 T(588)EO
|
| 100 |
|
|
|a López De los Rios,Haroldo José
|
| 245 |
|
|
|a Desarrollo de aplicaciones sintetizando Hardware en FPGA utilizando el lenguaje VHDL a nivel medio.
|
| 260 |
|
|
|a Guatemala :
|b Universidad de San Carlos de Guatemala,
|c 2020.
|
| 300 |
|
|
|a 264 p. :
|b il. ;
|c 28 cm.
|
| 336 |
|
|
|a texto
|
| 500 |
|
|
|a Asesor: Ingeniero Byron Odilio Arrivillaga Méndez
|
| 502 |
|
|
|a Tesis (Ingeniero Electrónico). Universidad de San Carlos de Guatemala, Facultad de Ingeniería, 2020.
|
| 504 |
|
|
|a Bibliografía: p. 259
|
| 650 |
|
|
|a ELECTRÓNICA
|x APARATOS E INSTRUMENTOS
|
| 653 |
|
|
|a CIRCUITOS DIGITALES
|
| 653 |
|
|
|a LENGUAJE DE DESCRIPCIÓN DE HARDWARE
|
| 856 |
|
|
|u http://biblioteca.usac.edu.gt/tesis/08/08_0588_EO.pdf
|3 Texto completo
|