|
|
|
|
| LEADER |
01566nam a22004091a 4500 |
| 001 |
000057040 |
| 005 |
20200615160731.0 |
| 008 |
090623s2006 mx a |r 000|0|spa d |
| 020 |
|
|
|a 9701056094
|
| 035 |
|
|
|a 10995
|
| 040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
| 082 |
0 |
4 |
|a 005.131
|b B879f2
|
| 100 |
1 |
|
|a Brown, Stephen
|
| 245 |
1 |
0 |
|a Fundamentos de lógica digital con diseño VHDL /
|c Stephen Brown, Zvonko Vranesic.
|
| 250 |
|
|
|a 2 edición
|
| 260 |
|
|
|a México :
|b McGraw Hill,
|c 2006.
|
| 300 |
|
|
|a 938 páginas :
|b ilustraciones, diagramas
|e + 1 disco de computadora
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a no mediado
|b n
|2 rdamedio
|
| 338 |
|
|
|a volumen
|b nc
|2 rdaportador
|
| 500 |
|
|
|a Traducido de la segunda edición de: Fundamentals of digital logic with VHDL design
|
| 500 |
|
|
|a Incluye respuestas
|
| 500 |
|
|
|a Incluye Índice analítico
|
| 505 |
0 |
|
|a Apéndica A: referencia de VHDL
|
| 505 |
0 |
|
|a Apéndice B:tutorial 1 uso del software CAD Quatus II
|
| 505 |
0 |
|
|a Apéndice C:tutorial 2 implemetación de circuitos en dispositivos de Altera
|
| 505 |
0 |
|
|a Apéndice D: tutorial 3 implementación física en un PLD
|
| 505 |
0 |
|
|a Apéndice E: dispositivos comerciales
|
| 590 |
|
|
|a COMP
|
| 650 |
1 |
7 |
|a Hardware
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Circuitos lógicos
|x Diseño
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Diseño lógico
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Procesamiento de datos
|2 Tesauro SIBITEC
|
| 655 |
|
4 |
|a libros
|
| 700 |
1 |
|
|a Vranesic, Zvonko
|
| 903 |
|
|
|a M Oviedo
|b 2018/09/24
|
| 904 |
|
|
|a Maricela
|b 2020/06/15
|