Cache hierarchy and memory subsystem of the AMD opteron processor /

Detalles Bibliográficos
Otros Autores: Conway, Pat, Kalyanasundharam, Nathan, Donley, Gregg, Lepak, Kevin, Hughes, Bill
Formato: Artículo
Lenguaje:English
Materias:
LEADER 01177nab a22003854ac4500
001 000189756
005 20161103152213.0
008 121113c20109999xxu r 000 0|eng d
040 |a Sistema de Bibliotecas del Tecnológico de Costa Rica 
099 9 |a I 
245 0 0 |a Cache hierarchy and memory subsystem of the AMD opteron processor /  |c Pat Conway [y otros cuatro]. 
336 |a texto  |b txt  |2 rdacontenido 
337 |a no mediado  |b n  |2 rdamedio 
338 |a volumen  |b nc  |2 rdaportador 
535 1 |a Sala de Colecciones abiertas 
546 |a Inglés 
590 |a COMP 
590 |a R15987 
650 1 4 |a Memoria cache 
650 1 4 |a Cache 
650 1 4 |a Multichips 
650 1 4 |a Memoria virtual 
650 1 4 |a Ancho de banda 
650 1 4 |a Controladores programables 
650 1 4 |a Interfaz electrónica 
650 1 4 |a Sistema de almacenamiento 
655 4 |a Artículos de revista 
700 1 |a Conway, Pat 
700 1 |a Kalyanasundharam, Nathan 
700 1 |a Donley, Gregg 
700 1 |a Lepak, Kevin 
700 1 |a Hughes, Bill 
773 1 |t IEEE Micro.  |g Volumen 30, número 2 (March/April, 2010), páginas 16-29 
902 |a Heriberto  |b 2012/11/13 
905 |a BJFF_ANA