A task-centric memory model for scalable accelerator architectures /

Detalles Bibliográficos
Otros Autores: Kelm, John H., Johnson, Daniel R., Lumetta, Steven S., Patel, Sanjay J., Frank, Matthew I.
Formato: Artículo
Lenguaje:English
Materias:
LEADER 01151nab a22003734ac4500
001 000189757
005 20161103152609.0
008 121113c20109999xxu r 000 0|eng d
040 |a Sistema de Bibliotecas del Tecnológico de Costa Rica 
099 9 |a I 
245 0 2 |a A task-centric memory model for scalable accelerator architectures /  |c John H. Kelm [y otros cuatro]. 
336 |a texto  |b txt  |2 rdacontenido 
337 |a no mediado  |b n  |2 rdamedio 
338 |a volumen  |b nc  |2 rdaportador 
535 1 |a Sala de Colecciones abiertas 
546 |a Inglés 
590 |a COMP 
590 |a R15800 
650 1 4 |a Cache 
650 1 4 |a Memoria cache 
650 1 4 |a Chips 
650 1 4 |a Sistemas multitarea 
650 1 4 |a Arquitectura de sistemas 
650 1 4 |a Arquitectura de computadoras 
650 1 4 |a Hardware 
655 4 |a Artículos de revista 
700 1 |a Kelm, John H. 
700 1 |a Johnson, Daniel R. 
700 1 |a Lumetta, Steven S. 
700 1 |a Patel, Sanjay J. 
700 1 |a Frank, Matthew I. 
773 1 |t IEEE Micro.  |g Volumen 30, número 1 (January/February, 2010), páginas 29-39 
902 |a Heriberto  |b 2012/11/13 
905 |a BJFF_ANA