Diseño, validación e implementación de sistema de detección de fallas, para componentes Intel de Costa Rica con Hold Last State. /

Detalles Bibliográficos
Autor principal: Chacón Ceciliano, Jeffry Alexánder
Formato: Tesis Libro
Lenguaje:Spanish
Publicado: Cartago, Costa Rica : J. Chacón C., 2012.
Materias:
LEADER 01268nmm a2200349 a 4500
001 000251205
005 20140604201408.0
008 130313s2012 cr d spa d
040 |a Sistema de Bibliotecas del Tecnológico de Costa Rica 
090 |a TF 7029 
100 1 |a Chacón Ceciliano, Jeffry Alexánder 
245 1 0 |a Diseño, validación e implementación de sistema de detección de fallas, para componentes Intel de Costa Rica con Hold Last State. /  |c Jeffry Alexánder Chacón Ceciliano. 
260 |a Cartago, Costa Rica :  |b J. Chacón C.,  |c 2012. 
300 |a 1 disco de computadora :  |b ilustraciones, fotografías, diagramas, gráficas, tablas. 
502 |a Proyecto de graduación (Licenciatura Ingeniería en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2012 
504 |a Bibliografía 
505 0 |a Apéndices, anexos 
590 |a ITCR 
590 |a COTA 
590 |a CSUCA2 
590 |a ELEC 
650 1 4 |a Control automático 
650 1 4 |a Sistemas digitales 
650 1 4 |a Sistemas de control 
650 1 4 |a Electrónica 
650 1 4 |a Programación 
650 1 4 |a Estadística 
650 1 4 |a Detección 
650 1 4 |a Fallas 
650 1 4 |a Sensores 
655 4 |a Tesis 
902 |a Jessi  |b 2014/06/04