|
|
|
|
| LEADER |
01065nam a2200313 a 4500 |
| 001 |
000260073 |
| 005 |
20180912081731.0 |
| 008 |
140911s2003 xxu 000 0 spa d |
| 020 |
|
|
|a 0132599708
|
| 040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
| 082 |
0 |
4 |
|a 004.21
|b P179v2
|
| 100 |
1 |
|
|a Palnitkar, Samir
|
| 245 |
1 |
0 |
|a Verilog HDL :
|b a guide to digital design and synthesis /
|c Samir Palnitkar.
|
| 250 |
|
|
|a 2 edition
|
| 260 |
|
|
|a California, United States :
|b Prentice Hall,
|c 2003.
|
| 300 |
|
|
|a 450 páginas :
|b ilustradas, gráficos, tablas.
|e +1 disco de computadora
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a no mediado
|b n
|2 rdamedio
|
| 338 |
|
|
|a volumen
|b nc
|2 rdaportador
|
| 504 |
|
|
|a Bibliography
|
| 590 |
|
|
|a INGE
|
| 590 |
|
|
|a COMP
|
| 650 |
1 |
7 |
|a Circuitos integrados
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Diseño digital
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Lenguajes de programación
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Síntesis lógica
|2 Tesauro SIBITEC
|
| 655 |
|
4 |
|a libros
|
| 902 |
|
|
|a Rebeca
|b 2015/09/29
|
| 904 |
|
|
|a M Oviedo
|b 2018/09/11
|