|
|
|
|
LEADER |
01420nam a2200325 u 4500 |
001 |
000274328 |
005 |
20190325143840.0 |
008 |
190305s2017 cr |sm 00| ||spa d |
040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
090 |
|
|
|a TF 8371
|
100 |
1 |
|
|a Alfaro-Badilla, Jason Kaleb
|
245 |
1 |
0 |
|a Diseño de un acelerador de hardware para simulaciones de redes neuronales biológicamente precisas utilizando un sistema multi-FPGA /
|c Jason Kaleb Alfaro-Badilla.
|
260 |
|
|
|a Cartago, Costa Rica :
|b J. K. Alfaro B.,
|c 2017.
|
300 |
|
|
|a 1 disco de computadora :
|b ilustraciones, fotografías, diagramas, tablas.
|
336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
337 |
|
|
|a computadora
|b c
|2 rdamedio
|
338 |
|
|
|a disco de computadora
|b cd
|2 rdaportador
|
502 |
|
|
|a Proyecto de graduación
|b (Licenciatura en Ingeniería en Electrónica)
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2017.
|
590 |
|
|
|a ITCR
|
590 |
|
|
|a COTA
|
590 |
|
|
|a ELEC
|
610 |
2 |
4 |
|a Escuela de Ingeniería Electrónica
|b Laboratorio de Diseño de Circuitos Integrados
|
650 |
1 |
7 |
|a Algoritmos eHH-ION
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Redes neuronales
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Computación paralela
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Sistemas digitales
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Simulación
|2 Tesauro SIBITEC
|
651 |
|
4 |
|a Costa Rica
|z Cartago
|
655 |
|
4 |
|a Tesis
|
902 |
|
|
|a autecnica
|b 2019/03/22
|