|
|
|
|
| LEADER |
01265nam a2200325 u 4500 |
| 001 |
000274355 |
| 005 |
20190313131402.0 |
| 008 |
190306s2017 cr ||m ||| ||spa d |
| 040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
| 090 |
|
|
|a TF 8331
|
| 100 |
1 |
|
|a Solera-Bolaños, Edgar
|
| 245 |
1 |
0 |
|a Caracterización y comparación de las arquitecturas de unidades centrales de procesamiento generadas en Rocketchip /
|c Edgar Solera-Bolaños.
|
| 260 |
|
|
|a Cartago, Costa Rica :
|b E. Solera B.,
|c 2017.
|
| 300 |
|
|
|a 1 disco de computadora :
|b gráficas.
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a computadora
|b c
|2 rdamedio
|
| 338 |
|
|
|a disco de computadora
|b cd
|2 rdaportador
|
| 502 |
|
|
|a Proyecto de Graduación
|b (Licenciatura en Ingeniería en Electrónica)
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2017.
|
| 504 |
|
|
|a Bibliografía
|
| 590 |
|
|
|a ITCR
|
| 590 |
|
|
|a COTA
|
| 590 |
|
|
|a ELEC
|
| 650 |
1 |
7 |
|a Velocidad
|x Procesadores
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Consumo
|x Potencia
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Benchmarking
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Simuladores
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Compilación
|2 Tesauro SIBITEC
|
| 651 |
|
4 |
|a Costa Rica
|
| 655 |
|
4 |
|a Tesis
|
| 902 |
|
|
|a autecnica
|b 2019/03/12
|