Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits. /
Autor principal: | Rivera-Arrieta, Irene Beatriz |
---|---|
Formato: | Tesis Libro |
Lenguaje: | Spanish |
Publicado: |
Cartago, :
I. B. Rivera A.,
2018.
|
Materias: |
Ejemplares similares
-
Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 321 /
por: Rojas-Chacón, Daniel
Publicado: (2018) -
Implementación de un ambiente de verificación UART mediante UVM /
por: Alvarez-Hernández, Carlos Alberto
Publicado: (2018) -
Diseño e implementación de un ambiente de verificación funcional con estándar UVM para segunda versión de microcontrolador Siwa /
por: Picado-García, Fabián Alberto
Publicado: (2022) -
Desarrollo de un ambiente de verificación para una unidad lógica aritmética mediante la metodología universal de verificación (UVM). /
por: Valenciano-Blanco, Pablo André
Publicado: (2018) -
Bus 174.
Publicado: (2004)