Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 321 /
Autor principal: | Rojas-Chacón, Daniel |
---|---|
Formato: | Tesis Libro |
Lenguaje: | Spanish |
Publicado: |
Cartago, Costa Rica :
D. Rojas Ch.,
2018.
|
Materias: |
Ejemplares similares
-
Implementación de un ambiente de verificación UART mediante UVM /
por: Alvarez-Hernández, Carlos Alberto
Publicado: (2018) -
Desarrollo de un ambiente de verificación para una unidad lógica aritmética mediante la metodología universal de verificación (UVM). /
por: Valenciano-Blanco, Pablo André
Publicado: (2018) -
Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits. /
por: Rivera-Arrieta, Irene Beatriz
Publicado: (2018) -
Verificación funcional de un controlador de memoria para un dispositivo médico implantable. /
por: Rodríguez-Mejía, Jean Carlo
Publicado: (2018) -
Implementación de un algoritmo de reconocimiento de patrones en señales biomédicas para su evaluación en un microprocesador basado en la Arquitectura de Set de Instrucciones RISC V. /
por: Madrigal-Boza, Gabriel José
Publicado: (2017)