|
|
|
|
LEADER |
01430nam a2200373 u 4500 |
001 |
000274441 |
005 |
20240207140327.0 |
008 |
190312s2018 cr |sm 00| ||spa d |
040 |
|
|
|a Sistema de Bibliotecas del TEC
|
090 |
|
|
|a TF 8418
|
100 |
1 |
|
|a Ortega-Valverde, César Andrés
|
245 |
1 |
0 |
|a Diseño de un entorno mínimo de pruebas de validación de circuitos integrados en NI TestStand. /
|c César Andrés Ortega-Valverde.
|
260 |
|
|
|a Cartago, Costa Rica :
|b C. A. Ortega V.,
|c 2018.
|
300 |
|
|
|a 1 disco de computadora :
|b ilustraciones, fotografías, diagramas, gráficas, tablas.
|
336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
337 |
|
|
|a computadora
|b c
|2 rdamedio
|
338 |
|
|
|a disco de computadora
|b cd
|2 rdaportador
|
502 |
|
|
|a Proyecto de graduación
|b (Licenciatura en Ingeniería Electrónica)
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2018.
|
504 |
|
|
|a Bibliografía
|
590 |
|
|
|a ITCR
|
590 |
|
|
|a COTA
|
590 |
|
|
|a CSUCA
|
590 |
|
|
|a ELEC
|
610 |
2 |
4 |
|a Instituto Tecnológico de Costa Rica
|
650 |
1 |
7 |
|a Velocidad
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Circuitos
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Software
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Secuencia
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Herramientas
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Automatización
|2 Tesauro SIBITEC
|
651 |
|
4 |
|a Costa Rica
|z Cartago
|
655 |
|
4 |
|a Tesis
|
902 |
|
|
|a Lisandro
|b 2019/04/05
|
904 |
|
|
|a Luis Fdo
|b 2024/02/07
|