|
|
|
|
| LEADER |
01526nam a2200349 u 4500 |
| 001 |
000303852 |
| 005 |
20220315115413.0 |
| 008 |
220201s2021 cr |sm 00| ||spa d |
| 040 |
|
|
|a Sistema de Bibliotecas del TEC
|
| 090 |
|
|
|a TF 9057
|
| 100 |
1 |
|
|a Jara-Méndez, Steven
|
| 245 |
1 |
0 |
|a Modelado de una red en chip con orientación al manejo de recursos. /
|c creador Steven Jara-Méndez.
|
| 260 |
|
|
|a Cartago, Costa Rica :
|b S. Jara-M.,
|c 2021.
|
| 300 |
|
|
|a 1 recurso en línea :
|b ilustraciones, diagramas, tablas.
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a computadora
|b c
|2 rdamedio
|
| 338 |
|
|
|a recurso en línea
|b cr
|2 rdaportador
|
| 500 |
|
|
|a Para acceder a la tesis, de clic al link que le corresponde. Funcionarios deben digitar completo su correo institucional y la contraseña. Estudiantes deben digitar completo su correo @estudiantec.cr y la contraseña.
|
| 502 |
|
|
|a Proyecto de Graduación
|b (Maestría en Ingeniería en Electrónica con Enfasis en Sistemas Embebidos).
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2021.
|
| 504 |
|
|
|a Bibliografía
|
| 590 |
|
|
|a ITCR
|
| 590 |
|
|
|a COTA
|
| 590 |
|
|
|a CSUCA
|
| 590 |
|
|
|a ELEC
|
| 650 |
1 |
7 |
|a Redes
|x Chips
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Procesadores
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Radiofrecuencia
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Diseño de chips
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Diseño de circuitos
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Consumo de energía
|2 Tesauro SIBITEC
|
| 655 |
|
4 |
|a Tesis
|
| 902 |
|
|
|a Lisandro
|b 2022/03/15
|