|
|
|
|
| LEADER |
01822nam a2200385 u 4500 |
| 001 |
000304639 |
| 005 |
20220722111222.0 |
| 008 |
220214s2021 cr |sm 00| ||spa d |
| 040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
| 090 |
|
|
|a TF 9143
|
| 100 |
1 |
|
|a Herrero-Chavarría, Felipe
|
| 245 |
1 |
0 |
|a Design of a custom SRAM compiler in 180 nm using the Synopsys tool suite. /
|c creador Felipe Herrero-Chavarría.
|
| 260 |
|
|
|a Cartago, Costa Rica :
|b F. Herrero-Ch.,
|c 2021.
|
| 300 |
|
|
|a 1 recurso en línea :
|b ilustraciones, diagramas, tablas.
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a computadora
|b c
|2 rdamedio
|
| 338 |
|
|
|a recurso en línea
|b cr
|2 rdaportador
|
| 500 |
|
|
|a Objetivo ODS 9: Construir infraestructuras resilientes, promover la industrialización inclusiva y sostenible y fomentar la innovación.
|
| 500 |
|
|
|a Meta C: Aumentar significativamente el acceso a la tecnología de la información y las comunicaciones y hacer esfuerzo por proporcionar acceso universal y asequible a Internet en los países menos adelantados (meta por cumplir en el año 2020).
|
| 502 |
|
|
|a Tesis
|b (Maestría en Ciencias en Electrónica – Microelectrónica).
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2021.
|
| 504 |
|
|
|a Referencias
|
| 590 |
|
|
|a ITCR
|
| 590 |
|
|
|a COTA
|
| 590 |
|
|
|a CSUCA
|
| 590 |
|
|
|a ELEC
|
| 650 |
1 |
7 |
|a Diseño personalizado
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Microprocesadores
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Diseño digital
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Consumo de energía
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Almacenamiento de memoria
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Voltaje
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Transistores
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Decodificadores
|2 Tesauro SIBITEC
|
| 655 |
|
4 |
|a Tesis
|
| 902 |
|
|
|a Lisandro
|b 2022/04/04
|