Arbitraje en el bus del sistema multiprocesador, GPU Theia /

Código QR

Arbitraje en el bus del sistema multiprocesador, GPU Theia /

Detalles Bibliográficos
Autor principal:	Bustos Torres, Hernán 1988- (Autor/a)
Formato:	Tesis Libro
Lenguaje:	Spanish
Publicado:	[San José, Costa Rica], 2011.
Materias:	SISTEMAS DE TRANSMISION DE DATOS SISTEMAS DE TELECOMUNICACION PROCESAMIENTO DE IMAGENES USB (BUS PARA COMPUTADORAS) VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)

Ejemplares similares

Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0 /
por: Alfaro Jiménez, José Alberto 1986-
Publicado: (2009)

Segmentación espacial tridimensional en hardware para el GPU Theia /
por: Sáurez Apuy, Enrique José, et al.
Publicado: (2013)

Implementación de controlador SDRAM para GPU THEIA /
por: Ruth Guevara, Manuel Francisco, et al.
Publicado: (2014)

Implementación en Verilog de unidad de generación de rayos para GPU Theia /
por: Vargas Amador, Josué David
Publicado: (2015)

Extensión de blender para la generación de archivos de entrada de simulación de escenas tridimensionales del GPU theia /
por: Díaz Bolaños, Daniel Antonio 1988-
Publicado: (2011)

Cifrado de datos mediante el uso de hardware /
por: Quesada Carranza, René 1985-
Publicado: (2011)

The verilog hardware description language /
por: Thomas, Donald E., et al.
Publicado: (1998)

The verilog hardware description language /
por: Thomas, Donald E.
Publicado: (2002)

Diseño e implementación de un sistema medidor de variables eléctricas /
por: Guillén Girón, Manuel, et al.
Publicado: (2008)

USB design by example : a practical guide to building I/O devices /
por: Hyde, John, et al.
Publicado: (2001)

Diseño de un caché de texturas para el GPU Theia /
por: Rivera Valverde, Francisco 1990-
Publicado: (2011)

Estudio y evaluación de algoritmos de encriptación para la protección de datos para su implementación usando lenguajes de descripción de hardware /
por: Vargas Vargas, Laura 1986-
Publicado: (2009)

Implementación de un compilador de lenguaje ensamblador para los procesadores vectoriales del GPU THEIA /
por: Mora Ballestero, Esteban, et al.
Publicado: (2012)

Estudio, estado actual y tendencias de los buses de datos en la industria de las computadoras personales.
por: Corado García, Mayra Grisela
Publicado: (1996)

Predictor de saltos para el procesador de gráficos THEIA /
por: Villalobos Montero, Jorge, et al.
Publicado: (2012)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR /
por: Alvarado Pacheco, Warren, et al.
Publicado: (2005)

Propuesta de una implementación de funciones de senos y cosenos para la unidad de procesamiento gráfico THEIA /
por: Murillo Hernández, José Alejandro, et al.
Publicado: (2013)

Sintetizador y visualizador de circuitos digitales en tiempo real parte 1 /
por: Araya Carballo, Luis Enrique, et al.
Publicado: (2014)

Sintetizador y visualizador de circuitos digitales parte 2 /
por: Gairaud Benavides, Julián Alberto, et al.
Publicado: (2014)

Desarrollo de un módulo de UART para la CPUCR /
por: Herrera Rojas, Juan Carlos, et al.
Publicado: (2003)

Descripción por comportamiento de la CPUCR en Verilog HDL /
por: Rodríguez Soto, Luis Eduardo, et al.
Publicado: (2003)

Modelado y síntesis de una CPUCR multiregistro /
por: Salazar A., Eduardo, et al.
Publicado: (2004)

Excerpts of chapters 10 & 11 from application-specific integrated circuits : an introduction to VHDL & VERILOG HDL /
por: Smith, Michael John Sebastian, et al.
Publicado: (2001)

Fundamentals of digital logic with verilog design /
por: Brown, Stephen, et al.
Publicado: (2008)

Diseño e implementación de tarjeta electrónico para pluviométros de Balancín para comunicación en Red Lorawan y visualización en tiempo real.
por: Coloch Tahuico, Enrique Manuel José
Publicado: (2021)

Advanced digital design with the Verilog HDL /
por: Ciletti, Michael D., et al.
Publicado: (2003)

Finite state machines in hardware : theory and design (with VHDL and SystemVerilog) /
por: Pedroni, Volnei A. 1952-, et al.
Publicado: (2013)

Modelado y síntesis de la CPUCR /
por: Arellano Cartín, Roberto, et al.
Publicado: (2003)

Compilador y simulador para la CPUCR de 8 bits /
por: Villalobos Ortega, Edgar, et al.
Publicado: (2009)

Innovación tecnológica en la Escuela no Facultativa de Ciencias Físicas y Matemáticas.
por: Calderón Pérez, Edgar Alejandro
Publicado: (2021)

Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis I /
por: Aguilar Romero, Sergio, et al.
Publicado: (2006)

Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto /
por: Castro Jiménez, Gerardo, et al.
Publicado: (2008)

Depuración del diseño lógico de la CPUCR /
por: Aimé Gamboa, Frantz, et al.
Publicado: (2001)

Teleinformática aplicada
por: Castro Lechtaler, Antonio Ricardo
Publicado: (1994)

Qué es Internet
por: LaQuey, Tracy
Publicado: (1995)

Scsi : understanding the small computer system interface /
Publicado: (1990)

Advanced digital logic design : using Verilog, state machines, and synthesis for FPGAs /
por: Lee, Sunggu, et al.
Publicado: (2006)

Implementación y análisis de algoritmos criptográficos en un FPGA /
por: León Torres, Alejandro
Publicado: (2015)

Digital design using Digilent FPGA boards : Verilog / Active-HDL edition /
por: Haskell, Richard E., et al.
Publicado: (2014)

Diagnóstico y evaluación del sistema de cableado estructurado del edificio de Ingeniería Eléctrica UCR /
por: Villalobos Alpízar, Andrés 1991-
Publicado: (2014)