|
|
|
|
| LEADER |
01484nam a2200361 u 4500 |
| 001 |
000274423 |
| 005 |
20200601102715.0 |
| 008 |
190311s2018 cr |sm 00| ||spa d |
| 040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
| 090 |
|
|
|a TF 8344
|
| 100 |
1 |
|
|a Valenciano-Blanco, Pablo André
|
| 245 |
1 |
0 |
|a Desarrollo de un ambiente de verificación para una unidad lógica aritmética mediante la metodología universal de verificación (UVM). /
|c Pablo André Valenciano-Blanco.
|
| 260 |
|
|
|a Cartago, Costa Rica :
|b P. A. Valenciano B.,
|c 2018.
|
| 300 |
|
|
|a 1 disco de computadora :
|b ilustraciones, diagramas, tablas.
|
| 336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
| 337 |
|
|
|a computadora
|b c
|2 rdamedio
|
| 338 |
|
|
|a disco de computadora
|b cd
|2 rdaportador
|
| 500 |
|
|
|a Consultar en el disco de computadora: Anexos y Apéndices.
|
| 502 |
|
|
|a Proyecto de graduación
|b (Licenciatura en Ingeniería Electrónica)
|c Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica,
|d 2018.
|
| 504 |
|
|
|a Bibliografía
|
| 590 |
|
|
|a ITCR
|
| 590 |
|
|
|a COTA
|
| 590 |
|
|
|a CSUCA
|
| 590 |
|
|
|a ELEC
|
| 610 |
2 |
4 |
|a Instituto Tecnológico de Costa Rica
|
| 650 |
1 |
7 |
|a Unidad central de proceso
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Metodología
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Verificación
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Programas
|2 Tesauro SIBITEC
|
| 650 |
1 |
7 |
|a Hardware
|2 Tesauro SIBITEC
|
| 651 |
|
4 |
|a Costa Rica
|z Cartago
|
| 655 |
|
4 |
|a Tesis
|
| 902 |
|
|
|a autécnica
|b 2019/03/18
|