Desarrollo de un ambiente de verificación para una unidad lógica aritmética mediante la metodología universal de verificación (UVM). /
Autor principal: | Valenciano-Blanco, Pablo André |
---|---|
Formato: | Tesis Libro |
Lenguaje: | Spanish |
Publicado: |
Cartago, Costa Rica :
P. A. Valenciano B.,
2018.
|
Materias: |
Ejemplares similares
-
Implementación de un ambiente de verificación UART mediante UVM /
por: Alvarez-Hernández, Carlos Alberto
Publicado: (2018) -
Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 321 /
por: Rojas-Chacón, Daniel
Publicado: (2018) -
Verificación funcional de un controlador de memoria para un dispositivo médico implantable. /
por: Rodríguez-Mejía, Jean Carlo
Publicado: (2018) -
Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits. /
por: Rivera-Arrieta, Irene Beatriz
Publicado: (2018) -
Desarrollo de una plataforma de verificación sistemas de actitud de pequeños satélites para trabajar en una cámara de vacío /
por: Hernández-Herrera, Marcos
Publicado: (2016)