Diseño e implementación de un algoritmo de gestión de memoria para disminuir las Escrituras en una Memoria de Tecnología STT-RAM /
Autor principal: | Badilla Alvarado, Rafael Esteban 1995- (Autor/a) |
---|---|
Otros Autores: | Solano Abarca, Carlos Eduardo 1994- (Autor/a), Valverde Gardela, Heberth Gerard 1995- (Autor/a), Rodríguez Rodríguez, Roberto Alonso 1979- (Director/a del TFG) |
Formato: | Tesis Libro |
Lenguaje: | Spanish |
Publicado: |
San José, Costa Rica,
2020.
|
Materias: |
Ejemplares similares
-
Operación óptima de sistemas de potencia mediante algoritmos genéticos /
por: Zúñiga Luna, Alejandro, et al.
Publicado: (2004) -
ANALYSIS OF WEB CACHING ARCHITECTURES : HIERARCHICAL AND DISTRIBUTED CACHING.
por: RODRIGUEZ, P. -
Diseño de un caché de texturas para el GPU Theia /
por: Rivera Valverde, Francisco 1990-
Publicado: (2011) - A task-centric memory model for scalable accelerator architectures /
- Cache hierarchy and memory subsystem of the AMD opteron processor /