Diseño e implementación de un algoritmo de gestión de memoria para disminuir las Escrituras en una Memoria de Tecnología STT-RAM /
En los últimos años se han buscado alternativas a las tecnologías actuales de memoria caché. Una de estas es la tecnología STT-RAM que se destaca por su gran escalabilidad, menor costo de producción, no volatilidad y bajo consumo de energía de fuga. Sin embargo, la escritura requiere de una c...
Main Author: | Badilla Alvarado, Rafael Esteban 1995- (Autor/a) |
---|---|
Other Authors: | Solano Abarca, Carlos Eduardo 1994- (Autor/a), Valverde Gardela, Heberth Gerard 1995- (Autor/a), Rodríguez Rodríguez, Roberto Alonso 1979- (Director/a del TFG) |
Format: | Thesis Book |
Language: | Spanish |
Published: |
San José, Costa Rica,
2020.
|
Subjects: | |
Online Access: | Ver documento en repositorio |
Similar Items
-
Operación óptima de sistemas de potencia mediante algoritmos genéticos /
by: Zúñiga Luna, Alejandro
Published: (2004) -
ANALYSIS OF WEB CACHING ARCHITECTURES : HIERARCHICAL AND DISTRIBUTED CACHING.
by: RODRIGUEZ, P. -
Diseño de un caché de texturas para el GPU Theia /
by: Rivera Valverde, Francisco 1990-
Published: (2011) - A task-centric memory model for scalable accelerator architectures /
- Cache hierarchy and memory subsystem of the AMD opteron processor /