Aumento del rendimiento de un procesador RISC de 32 Bits, utilizando Pipeline de cinco etapas y memoria Caché.

Detalles Bibliográficos
Autor principal:	Sierra Madrid, Ottoniel Abisaí
Formato:	Tesis Libro
Lenguaje:	Spanish
Publicado:	Guatemala : Universidad de San Carlos de Guatemala, 2021.
Materias:	DISPOSITIVOS DE ALMACENAMIENTO (COMPUTADORES) PROCESAMIENTO ELECTRÓNICO DE DATOS
Acceso en línea:	Texto completo

Detalle de Existencias desde Sistema de Bibliotecas USAC
Copia	Disponible

Ejemplares similares