Advanced HDL synthesis and SOC prototyping : RTL Design Using Verilog /

Advanced HDL synthesis and SOC prototyping : RTL Design Using Verilog /

Bibliographic Details
Main Author: Taraate, Vaibbhav (Autor/a)
Format: Book
Language:English
Published: Singapore : Springer, [2019].
Subjects:
LENGUAJES DESCRIPTIVOS PARA EQUIPOS DE COMPUTADORA
SISTEMAS EN UN CHIP
ELECTRONICA DIGITAL > DISEÑO Y CONSTRUCCION
PROTOTIPOS
LENGUAJES PARA DESCRIPCIÓN DE EQUIPO
CIRCUITOS INTEGRADOS PARA APLICACIONES ESPECIFICAS
VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)
Online Access:Ver documento en línea

Internet

Ver documento en línea

Sistema de Bibliotecas de Universidad de Costa Rica

Holdings details from Sistema de Bibliotecas de Universidad de Costa Rica
Call Number: 621.392
Copy Available

Similar Items