Replacing 6T SRAMs with 3T1D DRAMs in the l1 data cache to combat process variability.

Detalles Bibliográficos
Autor principal: Liang, Xiaoyao
Otros Autores: Brooks, David, Canal, Ramon, Wei, Gu-Yeon
Formato: Artículo
Lenguaje:Spanish
Materias:
LEADER 00879nab a2200289 a 4500
001 000098760
005 20160406095206.0
008 090225s mx 000 0 spa d
040 |a Sistema de Bibliotecas del Tecnológico de Costa Rica 
100 1 |a Liang, Xiaoyao 
245 1 0 |a Replacing 6T SRAMs with 3T1D DRAMs in the l1 data cache to combat process variability. 
535 1 |a Sala de Colecciones abiertas 
546 |a Inglés 
590 |a ELEC 
590 |a COMP 
590 |a R12680 
650 1 4 |a Dispositivos de almacenamiento 
650 1 4 |a Circuitos integrados 
650 1 4 |a Transistores 
650 1 4 |a Diodos 
650 1 4 |a Memoria caché 
655 4 |a Artículos de revista 
700 1 |a Brooks, David 
700 1 |a Canal, Ramon 
700 1 |a Wei, Gu-Yeon 
773 1 |t IEEE. MICRO.  |g Volumen 28, número 1 (January/February, 2008), páginas 60-68 
905 |a BJFF_ANA