Replacing 6T SRAMs with 3T1D DRAMs in the l1 data cache to combat process variability.

Replacing 6T SRAMs with 3T1D DRAMs in the l1 data cache to combat process variability.

Detalles Bibliográficos
Autor principal: Liang, Xiaoyao
Otros Autores: Brooks, David, Canal, Ramon, Wei, Gu-Yeon
Formato: Artículo
Lenguaje:Spanish
Materias:
Dispositivos de almacenamiento
Circuitos integrados
Transistores
Diodos
Memoria caché
Artículos de revista

Sistema de Bibliotecas del Tecnológico de Costa Rica

Detalle de Existencias desde Sistema de Bibliotecas del Tecnológico de Costa Rica
Copia Disponible

Ejemplares similares