Replacing 6T SRAMs with 3T1D DRAMs in the l1 data cache to combat process variability.

Detalles Bibliográficos
Autor principal: Liang, Xiaoyao
Otros Autores: Brooks, David, Canal, Ramon, Wei, Gu-Yeon
Formato: Artículo
Lenguaje:Spanish
Materias:

Sistema de Bibliotecas del Tecnológico de Costa Rica

Detalle de Existencias desde Sistema de Bibliotecas del Tecnológico de Costa Rica
Copia Disponible