Verificación lógica de los modelos sintetizados para circuitos integrados. /
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Lenguaje: | Spanish |
| Publicado: |
Cartago, Costa Rica :
J. González R.,
2010.
|
| Materias: |
| Descripción Física: | 1 disco de computadora : diagramas. |
|---|---|
| Bibliografía: | Bibliografía |