Verificación lógica de los modelos sintetizados para circuitos integrados. /

Verificación lógica de los modelos sintetizados para circuitos integrados. /

Bibliographic Details
Main Author: González Rojas, José Daniel
Format: Thesis Book
Language:Spanish
Published: Cartago, Costa Rica : J. González R., 2010.
Subjects:
Circuitos integrados
Fallas lógicas
Rastreo
Verificación
Tesis
Table of Contents:
  • Índice, apéndices

Similar Items