Saltar al contenido
VuFind
Lenguaje
English
Español
Todos los Campos
Título
Autor
Materia
Número de Clasificación
ISBN/ISSN
Etiqueta
Buscar
Avanzado
Verificación lógica de los mod...
Tabla de Contenidos
Citar
Enviar este por Correo electrónico
Imprimir
Exportar Registro
Exportar a RefWorks
Exportar a EndNoteWeb
Exportar a EndNote
Exportar a MARC
Exportar a RDF
Exportar a BibTeX
Exportar a RIS
Verificación lógica de los modelos sintetizados para circuitos integrados. /
Detalles Bibliográficos
Autor principal:
González Rojas, José Daniel
Formato:
Tesis
Libro
Lenguaje:
Spanish
Publicado:
Cartago, Costa Rica :
J. González R.,
2010.
Materias:
Circuitos integrados
Fallas lógicas
Rastreo
Verificación
Tesis
Existencias
Descripción
Tabla de Contenidos
Ejemplares similares
Vista Equipo
Tabla de Contenidos:
Índice, apéndices
Ejemplares similares
Verificación funcional pre-silicio del UART 16550 de OpenCores mediante la metodología UVM /
por: Pacheco Castro, José Andrés, et al.
Publicado: (2013)
Simbología lógica de los circuitos integrados
por: Ramírez, José
Publicado: (1987)
Simbología lógica de los circuitos integrados
por: Ramírez Vásquez, José, et al.
Publicado: (1987)
Effective functional verification : principles and processes /
por: Vasudevan, Srivatsa, et al.
Publicado: (2006)
Sistema multiusuario de verificacion de senales electrocardiograficas utilizando el canal telefonico /
por: Cortes Chinchilla, Gerardo Alberto, et al.
Publicado: (1989)
×
Cargando...