Verificación lógica de los modelos sintetizados para circuitos integrados. /
Autor principal: | González Rojas, José Daniel |
---|---|
Formato: | Tesis Libro |
Lenguaje: | Spanish |
Publicado: |
Cartago, Costa Rica :
J. González R.,
2010.
|
Materias: |
Ejemplares similares
-
Verificación funcional pre-silicio del UART 16550 de OpenCores mediante la metodología UVM /
por: Pacheco Castro, José Andrés, et al.
Publicado: (2013) -
Simbología lógica de los circuitos integrados
por: Ramírez, José
Publicado: (1987) -
Simbología lógica de los circuitos integrados
por: Ramírez Vásquez, José, et al.
Publicado: (1987) -
Effective functional verification : principles and processes /
por: Vasudevan, Srivatsa, et al.
Publicado: (2006) -
Sistema multiusuario de verificacion de senales electrocardiograficas utilizando el canal telefonico /
por: Cortes Chinchilla, Gerardo Alberto, et al.
Publicado: (1989)