Advanced HDL synthesis and SOC prototyping : RTL Design Using Verilog /
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Lenguaje: | English |
| Publicado: |
Singapore :
Springer,
[2019].
|
| Materias: | |
| Acceso en línea: | Ver documento en línea |
Internet
Ver documento en líneaSistema de Bibliotecas de Universidad de Costa Rica
| Número de Clasificación: |
621.392 |
|---|---|
| Copia | Disponible |