|
|
|
|
LEADER |
01331nam a2200361 u 4500 |
001 |
000300803 |
005 |
20210614172829.0 |
008 |
210610s2007 ne |s 00| 0 eng d |
020 |
|
|
|a 9780387465470
|q (e-book)
|
040 |
|
|
|a Sistema de Bibliotecas del Tecnológico de Costa Rica
|
100 |
1 |
|
|a Sachdev, Manoj
|
245 |
1 |
0 |
|a Defect-oriented testing for nano-metric CMOS VLSI circuits /
|c creadores Manoj Sachdev, José Pineda-de-Gyvez.
|
250 |
|
|
|a 2 edición
|
260 |
|
|
|a Dordrecht, Países Bajos :
|b Springer,
|c 2007.
|
300 |
|
|
|a 1 recurso en línea :
|b ilustraciones, diagramas, gráficas, tablas.
|
336 |
|
|
|a texto
|b txt
|2 rdacontenido
|
337 |
|
|
|a computadora
|b c
|2 rdamedio
|
338 |
|
|
|a recurso en línea
|b cr
|2 rdaportador
|
500 |
|
|
|a Incluye índice.
|
590 |
|
|
|a INGE
|
590 |
|
|
|a ELEC
|
590 |
|
|
|a TECN
|
650 |
1 |
7 |
|a Electrónica
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Circuitos integrados
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Semiconductores
|x Óxidos
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Circuitos lógicos
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Tecnología eléctrica
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Pruebas analógicas
|2 Tesauro SIBITEC
|
650 |
1 |
7 |
|a Modelado de fallas
|2 Tesauro SIBITEC
|
655 |
|
4 |
|a Libros electrónicos
|
700 |
1 |
|
|a Pineda-de-Gyvez, José,
|e creador
|
902 |
|
|
|a Xiomara
|b 2021/06/14
|
900 |
|
|
|a Base de Datos: Proquest
|